Also published as:

P2577089 (B2)

LIGHT EMITTER

Publication number: JP2263668 (A)

Publication date:

1990-10-26

Inventor(s):

KUSUDA YUKIHISA; TONE KIYOSHI; YAMASHITA KEN;

TANAKA SHUHEI +

Applicant(s):

NIPPON SHEET GLASS CO LTD +

Classification:
- international:

B41J2/44; B41J2/45; B41J2/455; H01L27/10; H01L27/15; H01L33/08; H01L33/30; B41J2/44; B41J2/45; B41J2/455;

H01L27/10; H01L27/15; H01L33/00; (IPC1-7): B41J2/45;

B41J2/455; H01L27/10; H01L27/15; H01L33/00


- European:

Application number: JP19890192161 19890725

Priority number(s): JP19890192161 19890725; JP19880284338 19881110

Abstract of JP 2263668 (A)

PURPOSE: To interrupt a bias light generated from a scanning circuit to prevent a deterioration in image quality by a method wherein a line that is provided on light-emitting elements for applying an electric current for the emission of light is used as a clock line for controlling an emission of light, and the scanning circuit and the light-emitting elements are separated from each other. CONSTITUTION:A light emitter consists of transfer elements T(-1)-T(2) and writing light-emitting elements L(-1)-L(2). Gate electrodes G-1-G1 of the transfer elements are also connected to gates of the writing light-emitting elements. A writing signals Sin is applied to anodes of the writing light-emitting elements.; For example, when the transfer element T(0) is in an ON state, the voltage of the gate electrode Go lowers to be less than VGK (that is estimated to be 5V, in this case) to become approximately zero. Therefore, the voltage of the writing signal Sin not less than a diffusion voltage (approximately 1V) in a pn jointing can make the light-emitting element L(0) in a light emitting state. In this manner, a light emitting strength is determined by an amount of electric current to flow to the writing signal Sin, and an image can be written with an arbitrary strength.



Data supplied from the espacenet database — Worldwide

⑩ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公 開 特 許 公 報(A) 平2-263668

大阪府大阪市中央区道修町3丁目5番11号

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)10月26日

2/45 2/455 B 41 J

3/21 7612-2C B 41 J

L×

審査請求 未請求 請求項の数 4 (全16頁)

69発明の名称 発光装置

> 頭 平1-192161 ②特

願 平1(1989)7月25日 22出

⑩昭63(1988)11月10日繳日本(JP)⑩特願 昭63-284338 優先権主張

大阪府大阪市中央区道修町3丁目5番11号 日本板硝子株

式会社内

大阪府大阪市中央区道修町3丁目5番11号 日本板硝子株 涩 刀 @発 明者

式会社内

大阪府大阪市中央区道修町3丁目5番11号 日本板硝子株 建 下 720発 明者 тL

式会补内

⑪出 願 人 日本板硝子株式会社

楠

田

弁理士 大野 精市 四代 理 人

最終頁に続く

明者

79発

1. 発明の名称

発光 装置

2. 特許請求の範囲

(1) しきい電圧もしくはしきい電流が外部から 制御可能な制御電艦を有するスイッチ素子多数個 を配列したスイッチ素子アレイの各スイッチ素子 の制御電極を互いに電気的手段もしくは光学的手 段にて接続すると共に各スイッチ索子に電車ライ ンを電気的手段を用いて接続し、 かつ各スイッチ **棄子にクロックラインを接続して形成した自己走** 査アレイと、

しきい電圧もしくはしきい電流が外部から制御 可能な制御電極を有する発光素子多数個を配列し た我光素子アレイとからなり、

鉄発光素子アレイの各制御電極を前記スイッチ 女子の制御電極と電気的手段にて接続し、 各発光 素子に発光のための電流を印加するラインを設け た発光整備

(2) 該発光素子に設けた発光のための電流を印

加するラインが、 該発光素子の発光を制御するク ロックラインである請求項1記載の発光設置。

(3) 該発光楽子アレイが、 複数の発光素子のプ ロックに分割され、 各プロック内の強光素子の制 御電艦全でが、 各プロックに対して1つづつ配置 された1つの前記スイッチ素子の初御電話と各々 世気的手段にて接続され、 複数の発光のための意 淀を印加するラインが 1 プロック内の発光器子に 接続されている請求項1または2記載の発光質量。 (4) しまい 電圧もしくはしまい電流が外部から 制御可能な制御尾匹を有するスイッチ素子多数個 を配列したスイッチ票子アレイの各スイッチ系子 の制御電腦を互いに電気的手段もしくは光学的手 段にて接続すると共に各スイッチ素子に電源ライ ンを電気的手段を用いて接続し、かつ各スイッチ 素子にクロックラインを接続して形成した自己走

メモリ機能を有する発光メモリ業子アレイと、 該自己走査アレイに接続した、信号を該発光メ モリ素子アレイに書き込む書き込みスイッチアレ 1 2.

鉄角光メモリ素子アレイをリセットするリセットスイッチアレイとからなる。

自己走臺機能を用いて動作を行なう発光模像。 3. 発明の詳細な説明

【産業上の利用分野】

本発明は、同一基体上に集積して作製でき、自己走在機能を発揮できる発光装置の改良に関し、 特にパイアス光を減少させたり、長寿命化を実現して光ブリンタ等へ応用を可能にした発光装置に関する。

【従来の技術】

我光葉子の代表的なものとしてLED(Light Emitting Diode)及びLD(Laser Diode)が知られている。

LEDは化合物半導体(GaAs、GaP、AIG aAs、1nGaAsP、InGaAIAs等)のPNまた はPIN接合を形成し、これに順方向電圧を加え ることにより接合内部にキャリアを往入し、その 再結合の過程で生じる発光現象を利用するもので

したもので通常のサイリスタとまったく同じ様成である。 第19回はゲート D » をオーブンにした状態でのアノード電視との関係とまったく同じたまってあり、 通常のサイリスタとまったく同じ S 字形負性抵抗を表している。 ゲート D » は近を加また電圧と対グート 電圧に対グート 電圧に対対 はいれば がっト 電位に がった また O N した後、 ゲート 電位 はカット できる。 また C N した後、 ゲート 電位 はカット できる。 また C N した後、 ゲート 電位 はカット できる。 また C N した後、 ゲート 電位 はカット できる。 またこの発 サイリスタは 外部 から光になりまたこの発光 サイク N 電圧が低下すること 人 対 到られている。

さらにこの角光サイリスタの中に導波器を設け し D とまったく同じ原理でレーザサイリスタを形成する事もできる。 (Y.Tashiro et. al. Appl. Phys. Lett. 54(4), 1989 pp329-331)

これらの様な発光素子、 特にLEDは化合物半 導体基板上に多数個作られ、 切断されて一つづつ ある。

またしりはこのしをり内部に専波路を設けた構造となっている。あるしまい値電波以上の電流を慎すと注入される電子一正孔対が増加し反転分布状態となり、誘導放射による光子の増倍(利得)が発生し、へき関面などを利用した平行な反射鏡で発生した光が再び活性層に帰還されレーザ発援が起こる。そして導波路の端面からレーザ光が出ていくものである。

これらLBD、LDと同じ発光メカニズムを有する発光素子として発光機能を持つ負性抵抗案子(発光サイリスタ、レーザサイリスタ等)も知られている。 発光サイリスタは先に述べたような化合物半導体でPNPN構造を作るものであり、シリコンではサイリスタとして実用化されている。(青木昌治福祉、「発光ダイオード」工業調査会、pp167~169参照)

この発光サイリスタの基本構造及び電流一電圧 特性を第19回、第20回に示す。 第20回に示す構造はN形G BAS基板上にPNPN構造を形成

の発光素子としてパッケージングされ販売されている。また密替イメージセンサ用及びブリンタ用 光線としてのLEDは一つのチップ上に複数個の LEDを並べたLEDアレイとして販売されてい

一方密糖形イメージセンサ、 LEDプリンタ等では洗み取るポイント、 書き込むポイントを指定するため、 これら発光素子による発光点の走査機能 (光走査機能)が必要である。

しかし、これらの従来の発光素子を用いて光走空を行なうためには、LEDアレイの一つつのLEDをワイヤボンディング等の技術によりを駆動させてやる必要があった。このためLEDの数が多い場合、同数のワイヤボンディングがが必要で、かつ、駆動ICも数数をなりつつにという問題点があった。ことが必要となり、コンパクト化が困難という問題点を発発していた。またLEDを並べるピッチもワイボン

ディングの技術で定まり、 短ビッチ化が難しいという問題点があった。

発明者らは先に発光雲子アレイ自身に自己走在機能をもたせることにより、ワイヤボンディングの数の問題、駆動 I C の問題、コンパクト化、短ビッチ化の問題を解決した。 (例えば特顧昭 6 3 - 6 5 3 9 2)上記発光接近の概略を図面を参照しながら以下簡単に記す。

第 1 2 図は平面図であり、この X - X ' ラインにそっての断面図が第 1 3 図、 Y - Y ' ラインにそっての断面図が第 1 4 図である。また等価回路を第 1 5 図に示す。

第 1 3 図において、発光素子は n 形 G a A s 基板
(1)上に 復歴 した n 形 G a A s 層 (24b)、 n 形 A l G a
A s 層 (24a)、 p 形 G a A s 層 (23a)、 n 形 G a A s 層 (
22a)、 p 形 A l G a A s 層 (21b)、 および p 形 G a A s
層 (21a)からなっている。 これは 括性層 である p 形
G a A s 層 (23a)、 n 形 G a A s 層 (22a)へ キャリアを
閉じ込めるため、 バンド 幅 の大きい A l G a A s 層 (
21b)、 (24a)で 括性層を挟んだ標 造あり、 これによ

り 発光効率を向上させることができる。 ここで各 発光素子 T に対して 装板(1)はカソードとなり、 n 歴(22)はゲート、 p 歴(21)はアノードとなる。 各 発光素子 T 上には、 絶縁保護被膜(31)が被覆され、 各々に分離される。

各発光素子のゲート(22)は、絶縁保護被膜(30)に設けられたコンタクト孔C1、絶縁保護被膜(30)上に設けられた金属薄膜配線(41)、絶縁保護被膜(30)に設けられたコンタクト孔C3、 n形GaAs基板(1)上に積層されて発光素子群と分離されたn形GaAs層(22a)、コンタクト孔C3、金属薄膜配線(41)、コンタクト孔C1を介して各々接続されている。

各発光素子のアノード電極は、絶縁保護被談(30)に設けられたコンタクト孔CI、絶縁保護被談(30)上に設けられた金属確談配談(40)、金属確認配談(40)上の絶縁保護被談(31)に設けられたコンタクト孔C2を介して転送クロックラインに接続される。転送クロックラインはが、 ゆz、 ø s の 3本が形成され、各発光素子のアノード電極は、 ø

1、φ2、φ3のいずれか1本に、長さ方向に向かっ てφ1、φ2、φ3の顕素で繰り返す様に接続される。

また、各角光素子ゲート(22)は、絶縁保護被験(30)に設けられたコンタクト孔C1、絶縁保護被験(30)上に設けられた金属薄膜配線(41)、絶縁保護被験(30)に設けられたコンタクト孔C3、 n形GaAs あ板(1)上に積層されて発光素子群と分類された n 形 G a A s 層(22 a)、 コンタクト孔C3、 絶縁保護被護(30)上に設けられた金属薄類配線(42)を介して電源電圧 V a x に接続されている。

上記構造の発光装置の動作を説明すると、 今転送クロックライン ø , がハイレベル電圧となり発光素子 T (0)が O N 状態になっているとする。 このとき発光素子 T (0)のノード G 。はほぼ零ポルトとなっている。 すると各発光素子のゲート電極を結合した抵抗ネットワークに電流が流れ、 発光素子 T (0)に近いノードが最も電圧が引き下げられ、 離れていくほど影響は少なくなる。 例えば次の転送クロック ø , にハイレベル電圧が加わると、 3 素子おきの発光素子 T (1)と T (-2)が O N 可能となるが、

ノード G , の ほうが ノード G - z より 低い 電圧となっている ため、 電源電圧を 発光素子 T (1)が 動作する 電圧より 高く、 かつ 発光素子 T (-2)が 動作する 電圧より 低く 段定して おくと、 発光素子 T (1)の みを O N させる ことができる。 この動作を 繰り 返すと、 3 本の 転送 クロック ラインを 用いて 発光・素子の 定をを 行なっこと ができる。

上記の様に、 先に発明した発光装置は、 発光栄子の ターンオン 電圧または電液が、 別 の発光業子の O N 状態によって影響を受ける様、 即ち、 相互作用をするよう様成したことにより発光の自己走変機能を実現した物である。

一般に光ブリンタに用いる発光装置は、発光点の移動だけでなく発光強度の変異が必要となる。 上記自己走変型発光装置においては、 以下の駆動方法により発光強度の変調も可能である。 (例えば特顧昭63-65392)

この駆動方法の原理を第18回に示す。 第18 図の上に示した回路図では特に示されてはいないが、 各角光素子のゲート端子は第15 図または郭 1 7 図に示す様な電気的手段または光学的手段で 接続されている。各発光素子のアノードには転送 クロックラインφi、 φ2、 φ3のいずれか1本が長 手方向にφi、 φ2、 φ3の順番で繰り返し接続され ている。転送クロックラインφi、 φ2、 φ3には、 各々電流波11、 I2、 I3が制御回路信号φ1によ り制御可能の様に接続され、発光素子下(0)にはス タートバルスφ0が接続されている。

転送クロックラインが1、 が2、 が2には、 転送パルスとして矩形信号が時刻 t に対して各々遅れ t 1で印可される。 各転送パルスはわずかな重なり時間を持つように設定される。

犯光素子下(0)に矩形のスタートバルス φ ■を印可し、 該スタートバルスにわずかな重なり時間を持つ転送クロック φ i、 引続書転送クロック φ z、 φ i を繰り返し印可することにより、 発光素子アレイは、自己走査を始めるが、 ここで制御回路信号 φ i に転送クロック φ i、 φ z、 φ sに同期した信号をおくり、 転送クロックに電波源「i、 I z、 I sを弾せると自己走査により発光状態にある発光

電流線を転送クロックの数だけ作らればならず、 駆動回路部分が複雑で高値になるという問題点が あった。

また、上記自己走在型発光装置においては、発光デューティが低いため平均的な発光強度が低く、強い発光を行なおうとすると寿命が短くなるという問題点があった。

すなわち、上記自己走充型発光複雑においては、ONは態、即ち発光状態にある葉子は、転送クロックが重なっている場合を除いて、常に一つづつであり、例えば1000ビットの発光複量を構成したとすると1ビットの発光時間は全体の発光の1/1000(発光デューティが1/1000)であるという問題があった。このためデューティが1の場合と同じ光量を得ようとすれば1000倍以上の電流を各発光策子に流す必要があり、これは単体発光案子の寿命を短くさせ、長寿命の発光装置を得ることが難しいという問題であった。

【提問を解決するための手段】

本発明は前記従来の問題点を解決するものであ

案子を他の発光素子よりも強く発光させることが できる。

第18図においては、ここでは発光素子 T (3)の 解皮を特に強くするよう、 転送クロック ø っに電流 数1,を自己走査により発光素子 T (3)が発光状態 になる時刻もに乗せている。

上記自己走査型発光模型は、 このような方法によって任意の場所の類度を上げることができ、 光ブリンタ等へ画像を書き込むことが可能となる。 【発明が解決しようとする課題】

しかしながら、上記方式を用いると第18回の下に示す角光後度しから明かなように、 画像書き込みをする 素子T(3)以外の素子もある程度の発光 (以下バイアス光と呼ぶ)をしている。 これは ON状態を転送する MS、 ON状態を維持するための環境で発光が生じるためであり、 光ブリンタに使用した場合、全体にある程度の光が照射されていまうことになる。このため画像の品位が悪化してしまうという問題点があった。

また従来の駆動方法では画像を書き込むため、

って、 しきい 電圧もしくはしまい 電流が外部から 制御可能な制御電機を有するスイッチ案子多数個を配列したスイッチ案子アレイの各スイッチ案子の制御電極を互いに電気的手段もしくは光学的手段にて接続すると共に各スイッチ案子に電源ラインを推議し、 かっ各スイッチ案子にクロックラインを接続して形成した自己走

しまい電圧もしくはしまい電流が外部から別録 可能な制御電極を有する発光素子多数個を配列し た発光素子アレイとからなり、

発光素子アレイの各制御電概を前記スイッチ案子の制御電腦と電気的手段にて接続し、 各発光素子に発光のための電流を印加するラインを設けた発光接잡である。

本君明によれば、独発光素子に似けた発光のための電流を印加するラインを、発光を制御するクロックラインとして使用するため、走姿回路と発光素子を分離し、走姿回路より生じるパイアス光を追載することが可能となる。つまり発光紫子に

特開平2-263668(5)

は強光が必要の時刻のみ発光させることが可能となる。

また、走在回路と発光素子の基本的な構成は同一とすることができるので、 製造工程がさほど複雑化せず、 フォトレジストバターンを変更することにより、 従来案子の製造工程をそのまま利用することが出来る。

また、発光装置を、複数の発光素子からなるいくつかのプロックに分割し、各プロック内の発光素子の制御電極全でを各プロックに対して1つつの配置された1つの前記スイッチ素子の制御電極と各々電気的手段にて接続し、複数の発光のための電波を印加するラインを1プロック内の発光素子に接続することも可能であり、この方法によれば、発光装置の長寿命化を実現出来る。

また、しまい程圧もしくはしきい電液が外部から制御可能な制御電極を有するスイッチ素子多数個を配列したスイッチ素子アレイの各スイッチ素子の制御電極を互いに電気的手段もしくは光学的手段にて接続すると共に各スイッチ素子に電源ラ

排除することが出来る。 このためバイアス光の影響は殆どなくなり、 光ブリンタ等への応用を考えた際、 ブリンタ等の品位を向上させることができる。

また面像の書き込み信号は従来の転送クロック ラインにでなく、 書き込み発光素子に直接入力出 来るため駆動回路が簡略となる。

さらには発光素子アレイにブロックを形成し、 ブロックごとに自己走査し、 ブロック内養子に別々に書き込みラインを設ければ、 書き込み時の電 流を少なくでき、発光素子の寿命を高めることが できる。

また、一度発光するとりセット信号が加わるまで発光状態を維持する発光サイリスタ等の発光メモリ累子を飛光素子として用い、次間走査信号によりリセットする構造とすれば、デューティをほぼ1とすることができ、及寿命化を実現できる。
【実施例】

実施例一!

第1実施例の最略を第1図、第2図に示す。第

インを電気的手段を用いて接続し、 かつ各スイッチ素子にクロックラインを接続して形成した自己 赤杏アレイと、

メモリ機能を有する発光メモリ素子アレイと、 該自己走班アレイに接続した、 信号を設発光メ モリ素子アレイに書き込む書き込みスイッチアレ イと、

設発光メモリ 祭子アレイをリセットするリセットスイッチアレイと、

を設けることも可能であり、この構成によれば、 乳光デューティをほぼ1とする事が出来、発光電 、流の削減および発光装置の長寿命化が実現出来る。 【作用】

本発明では上記の後に、 先の自己走査性乳光模量を転送業子として使用し、 ほぼ同一構造の別の 乳光素子アレイに発光機能を分離したため、 転送 類能と類光機能を明確に分離出来る。

そこで、 バイアス光の原因となる O N 状態転送を行なう転送業子上部に光遮蔽層を設けることができ、 バイアス光の画像書き込みに対する影響を

まず、 n 形 G a A s 基 板 (1)上に、 n 形 G a A s 歴 (24b)、 n 形 A i G a A s 歴 (24a)、 p 形 G a A s 歴 (23a)、 n 形 G a A s 歴 (22a)、 p 形 A i G a A s 歴 (21b)、および p 形 G a A s 歴 (21a)を 顕 次 積 歴 する。

利層された半導体層は、分離は(50)により各発 光素子下に分離される。また、各発光素子下のp 形 G a A s層(21a)およびp 形 A 1 G a A s層(21b)は、 3 つの 萬状に n 形 G a A s層(22a)上に残留する様、 ゲート機械および一方向性納合案子作製のために 一部削除される。 譲3 つの馬は、 1 つの大きな路 と連続する 2 つの小さな路とされ、 2 つの小さな 路は、発光素子アレイの長手方向に、 点、 路、 谷、 島、 島、 谷、 島、 島、 谷と繰り返す様に配置され る。ここで、 島、 路、 谷は 1 つの発光素子に対応 し、谷とは露出した n 形 G a A s層(22a)部分を示す。 次に基板上全体に絶縁被膜(30)を被覆する。

そして、 該絶 録 被 膜 (30)の、 前記 削 除 性 作 された n 形 G a A s 居 (22a)上 お よ び 3 箇 所 の p 形 G a A s 暦 (21a)上 の 位 僕 に 接 統 用 コ ン タ ク ト ホ ー ル C 1 を 閉 け る。

次に、 該絶縁被談(30)上に、 各発光素子の n 形 G a A s 層 (22a)と 隣接する発光素子の p 形 G a A s 層 (21a)とをコンタクトホール C 1 を用いて接続する T 字型の 電源電価およびゲート 電価結合用 金属薄膜配談(45)、 発光素子の大きな 路状 p 形 G a A s 層 (21a)へコンタクトホール C 1 を介してクロックパルスをつたえる金属薄膜配談(44)、 発光素子の残りの 品状 p 形 G a A s 層 (21a)へコンタクトホール C 1 を介して 堅動 電圧をつたえる金属薄膜配談(42)、をそれぞれ设ける。

次に該金属薄膜配線 (45)上の一部に、 ゲート電 低一電源電極間の抵抗 R $_1$ として使用する換をドウ プレた非晶質シリコン (163)を約 $1~\mu$ m の原さで被 でする。

設非品質シリコン(163)は、各発光素子に対して

1つづつになるよう分離される。

次に基板上全体に絶縁被膜(31)を被覆する。

そして、該絶縁被膜(31)の、前記非品質シリコン(163)、金属神膜配線(42)、および金属神膜配線(44)の上の位置に接続用コンタクトホール C z を開ける。

次に、該絶録被膜(31)上に、コンタクトホールC2を介して金属薄膜配線(44)(乳光素子のアノード電極) ヘクロックバルスを伝える書き込み信号ライン(Sin)、コンタクトホールC2を介して金属薄膜配線(43)(非晶質シリコン(163)を介して走歪回路素子のゲート電極に接続される) へ電砂電圧をつたえる電源ライン(41)、コンタクトホールC2を介して金属薄膜配線(40)(走銮回路素子のアノード電磁) ヘクロックパルスを伝えるクロックラインφ1、 φ2を設けた。

ここで、 クロックライン結合用金属存譲配線 (40)上に設ける片側のコンタクト孔 C 2の位置は、 各 走査回路素子のアノード電極が、 クロックライン ø1、 ø2のいずれか1本に、長さ方向に向かって

φι、 φ 2の順番で繰り返しすように調整される。

上記実施例の構造では、転送素子、結合用ダイオード、皆き込み用発光素子の全てをp形GaAs層(21a)およびp形AIGaAs層(21b)のバターンニングのみで形成でき、製造工程は前記従来の発光素子製造工程とさほど変化ない。 つまり構造が複雑化しているわりには、製造工程は複雑化していない。

上記免光技廠の等値回路図を第3図に示す。 第3 図からも明らなか様に、上記実施例の発光装置は、転送業子 T(-1)~ T(2)、 書き込み用発光業子に(-1)~L(2)からなる。 転送業子部分の構成は前記従来例と全く同じであり、ここでは第9図で示したダイオード接続を用いた例を示している。 転送業子のゲートにも接続を用いた例を示している。 転送業子のゲートにも接続される。 書き込み用発光素子のアノードには書き込み信号 Sinが加えられている。以下に上記発光装置の動作を説明する。

転送案子回路の簡略化した機成断面図を第4図 に示すが、 転送案子部分は従来例と同様に動作す

る。 いま転送素子T(0)が O N 状態にあるとすると ゲート電極Goの電圧はVax(ここでは5Vと想定 する)より低下し、ほぼ零Vとなる。 従って巻き 込み信号Sinの電圧がpn接合の拡散電位(約1 V)以上であれば、 発光素子し(0)を発光状態とす ることができる。 これに対しゲート電極G-1は約 5 V であり、ゲート電紙 G (は約 1 V となる。 従っ て 雅光素子 L(・1)の 書き込み電圧は約6 V、 発光素 子し(1)の書き込み電圧は約2Vとなる。 これから 维米奎子!(0)の名に書き込める書き込み信号Sin の電圧は1~2 Vの範囲となる。 発光素子t(0)が ON、 即ち発光状態に入ると書き込み信号 S Inラ インの電圧は約1Vに固定されてしまうので、他 の発光素子が選択されてしまうというエラーは防 ぐことができる。 発光強度は書き込み信号 Sinに 流す電流量で決められ、 任意の強度にて個債者を 込みが可能となる。 また強光状態を次の案子に転 送するためには書き込み信号Sinラインの電圧を 一度な∨までおとし、 発光している素子をいった

んOFFにしておく必要がある。

特開平2-263668(7)

尚ここでは、 しきい 電圧も しくはしきい 電流が外部から制御可能な制御電極の 結合方式として、ダイオード結合方式を用いているが、 強接続方式は上記に限らず、 第15回、 第16回に示す様な抵抗ネットワークによる方式などの方法であっても ®い。

また、上記例においては、抵抗(163)として非品質シリコンを用いているが、 該抵抗は同様の抵抗率の物質であれば、 任意の物が使用出来る。 また、低抗の構造も上記構造に限らず、 免光素子作成のために積増した一部の層を抵抗層として流用する等任意の構造を使用出来る。

实施例-2

本発明の第2の実施例を第5図および第6図を用いて以下に説明する。 第6図は本実施例の発光 陸屋の平面図を示し、第6図は等価回路図である。 まず、 n 形 G a A s 基板 (1) 上に、 n 形 G a A s 層 (24a)、 p 形 G a A s 層 (23a)、 n 形 G a A s 層 (21b)、 および p 形 G a A s 層 (21a)を 類次 復層する。

・次に、 該絶縁被膜(30)上に、 各走変回路要子の n 形 G a A s層(22a)と関接する走空回路要子の p 形 G a A s 随(21a)とをコンタクトホール C 1を用いて接続し、 かつの電源電極およびゲート電極結合用 T 字型金属漆膜配線(45)、 発光要子の 3 つの大きな 島 状 p 形 G a A s 種(21a) ヘコンタクトホール C 1を介してクロックバルスをつたえる金属藻膜配線(44)、 発光素子の残りの島 状 p 形 G a A s 種(21a) ヘコンタクトホール C 1を介して駆動電圧をつたえる金属藻腫配線(42)、 を子れぞれ 19 ける。

次に該金属薄膜配線(45)上の一部に、ゲート電低一電源電極間の抵抗R」として使用する換をドウプした非晶質シリコン(183)を約1μmの厚さで被関する。該非晶質シリコン(183)は、各発光素子に対して1つづつになるよう分離される。

次に基板上全体に絶縁被数(31)を被覆する。

そして、 該絶縁被譲(31)の、 前記非易徴シリコン(163)、 金属薄膜配線(42)、 および金属薄膜配線(44)の上の位置に接続用コンタクトホール C 2を開ける。

根層された半導体層は、分解器(50)により各発 光素子Tに分離される。また、各発光素子TのP 形GaAs層(21a)およびP形AIGaAs層(21b)は、 5つの船状に n 形 GaAs層(22a)上に残留する様、 ゲート電極および一方向性結合素子作製のために 一部削除される。 譲5つの為は、2つの小さな動 と連続する3つの比較的大きな島とされ、3つの 比較的大きな島は、発光素子アレイの長手方向に、 並ぶ様に配置される。2つの小さな島は、発光素 子アレイの長手方向に、島、島、谷、島、島、谷、 島、谷と繰り返す様に配置される。ここで、 1つの比較的大きな島は1つの発光素子に対応し、 島、谷は3つの発光素子に結合された1つの 走査回路素子に対応し、谷とは露出したn形GaA s層(22a)のゲート電極部分を示す。

次に基板上全体に絶縁被膜(30)を被覆する。 そして、 該絶縁被膜(30)の、 前記削除操作された n 形 G a A s 層 (22a)上および 5 箇所の p 形 G a A s 層 (21a)上の位置に接続用コンタクトホール C 1 を 同ける。

次に、 該絶録被 致(31)上に、 コンタクトホール C 2 を介して 金属 薄 数 配 線 (44) (発光素子の アノード 電 極) ヘクロックパルスを つたえる 書き込みライン(S in1, S in2, S in2)、 コンタクトホール C 2 (非品 数 シリコン(163)) を介して 金属 薄膜 配線 (43) (走 査 回路 素子の がート 電極に 接続) へ 電源 電圧を つたえる 電源ライン(41)、 コンタクトホール C 2 を介して 金属 薄膜 配線 (40) (走 査 回路 素子の アノード 電 極) ヘクロックパルスを つたえる クロックライン ø1、 ø2、 を 設け た。

ここで、クロックライン結合用金属灌譲配線(40b)上に設ける片側のコンタクト孔 Caの位置は、各走姿回路要子のアノード電極が、クロックライン Sins、Sinsのいずれか 1 本に、長さ方向に向かって Sins、Sinsの概念で繰り返すように顕弦される。

第 6 図は上記実施例の等価回路図であるが、 上記回路が第 1 の実施例と異なるのは、 発光業子を 3 つづつのプロックとし、 1 プロック内の発光素子は 1 つの走盗回路素子によって制御し、 かつ

特開平2-263668(8)

1 アロック内の発光素子にそれぞれ別々のクロックラインを接続して、発光素子の発光を制御した点である。 図中、発光素子し1(-1), L2(-1), L2(-1), L2(0), 元2(0)、発光素子し1(-1), L2(-1)等がアロック化された発光素子を示している。

動作は第1の実施例と同じで、 1素子づつSinによって発光が存ま込まれていたものが、 同時に複数者を込まれ発光し、 それがプロックごとに転送するようになったものである。

いま、 LEDプリンタ等の一般的に知られる光ブリンタ用の光線として上記自己走査型発光接置を用いることを考えると、 A4の短辺 (約21 cm)相当のブリントを16ドット/mmの解像度で印字するためには約3400ビットの発光素子が必要になる。

上記実施例 - 1 にて説明してきた発光装置では 発光しているボイントは常に一つで、上記場合で はこの強度を変化させて直像を含ま込むことにな る。これを用いて光ブリンタを形成すると、通常

み電流が小さくで済み、さらに長寿命化をはかる (N) ことができる。 書き

実施例 - 3

以下に、デューティをさらに向上することが出来る発光設定の例を第7回、第8回、第9回、第 10回を用いて説明する。第7回は本実能例の発光技匠の斯面回で、第8回は技プロック構成回、第9回は同等価回路回、第10回は同等価回路のPNイメージ回である

本実施例のプロック様成図を第8図に示す。 発 光索子アレイはシフトレジスタ(200)、 書き 込みスイッチアレイ(201)部分、 リセットス ィッチアレイ(202)、 発光メモリ索子アレイ (203) から構成される。 各々のアレイは Nケ の素子からなっており、 その番号を(1)~(N) とする。

シフトレジスタ(200)は電源: Vi、 複数の転送パルス: o、 及びスタートパルス: o siにより駆動され、 ON 状態が転送(自己走査) される。転送方向は、ここでは左から右、即ち(1) から

使用されている光ブリンタ用し E D アレイ(これは画便を書き込むボイントに位屋する L E D が同時に発光するよう駆動 I C によって初卸されている)に比べ、画像書き込み時に 3 4 0 0 倍の輝度が必要となり、発光効率が同じならば 3 4 0 0 倍の輝度の電液を流す必要がある。 但し 発光時間は逆に通常の L E D アレイに比べ 1 / 3 4 0 0 となる。 しかし発光素子は一般的に電流が増えると加速度的に寿命が組くなる傾向があり、いくらデューティが 1 / 3 4 0 0 とはいえ従来の L E D ブリンタに比べ、寿命が組くなってしまうという問題点を持っていた。

しかしながら本実施例によると、ビット総数が同じ条件で比較すると、この例ではプロックに3 業子入っているため、従来の方式に比べ1 第子の 角光時間は3 倍となる。従って、0 N 素子に液す 電標は1 / 3 でよく、従来例に比べ長寿命化する ことが可能である。

上記例では、 1 プロックに 3 素子含まれる場合を例示したが、 この素子数が大きいほうが書き込

(N)としてある。

書き込みスイッチアレイ(2 0 1)は、 画像信号: Vinを発光メモリ 宏子アレイ (2 0 3)に割き込むスイッチであり、 シフトレ ジスタ(2 0 0)に同期する。 つまり、 時刻 t に 0 N 状態であるシフトレジスタ(2 0 0)に対応する発光メモリ 宏子アレイ(2 0 3)のビットに、 通便信号: Vin

この画像信号: Vinの書き込みは、本実能例では各ピットとも同じ番号内で行われる様されている。 一度書き込まれた発光情報は発光メモリ素子アレイ(203)に保持される。

一方、 シフトレジスタ (200) は同時にリセットスイッチアレイ (202) もアドレスするよう 様成されている。 但し番号 (1)のシフトレジスタ出力は番号 (2)のリセットスイッチに、 番号 (2)のシフトレジスタ出力は番号 (3)のリセットスイッチに、 等、 1ピット 転送方向へ 進んだ 署子に接続されている。 このリセットスイッチがアドレスされると発光メモリ署子はリセットを

れる。 即ち、 シフトレジスタが O N すると、 該シフト レジスタより J ビット 転送方向 へ進んだ発光 メモリ素子は、 発光状態、 非発光状態に関わらず、 一旦非発光状態 (O F F 状態) に戻される。

このような構成になっていれば、面像信号の時間変化が発光メモリ素子の位置変化として替き込まれ、発光メモリ素子に面像情報が遺き込まれて発光による画像パターンが構成される。そして次の画像信号を普き込む際、リセットスイッチにより登き込まれた画像情報は消去され、そのすぐ後に新たな画像情報が書き込まれる。

このため、発光素子はほぼ常時点灯に近い状態となり、デューティはほぼ1となる。

ここではシフトレジスタ(200)を一つのみ 設け、この出力を画像信号書き込み及びりセット の両方に用いるよう構成したが、シフトレジスタ を二つ設け、それぞれ腫像信号書き込み用及びり セット用として用いても良い。

本施例等価回路図を第9図に示す。 この実施例 は36図に示した様成の機能を果たすよう作られ たものである。

シフトレジスタ(200)は従来例にて示した 先の発明(特別 昭 6 3 - 6 5 3 9 2)と同じ様成 である。 サイリスタはトランジスタTrl、 Tr2で 様成され、 そのゲート部が抵抗 Ri、 Riを介して 隣接するサイリスタ及び電域: Viに接続される。 このシフトレジスタの出力はゲート部から取り出 され、出力電圧 Vo(1)~ Vo(3)と表示されている。 (1)~(3)は各ピットの番号である。 図中、 クロッ クラインの電流を制限する抵抗は、抵抗 Reで表し ている。

古さ込みスイッチとしてPNPトランジスタT
r3(1)~Tr3(3)を用い、 リセットスイッチとして
NPNトランジスタTr4(1)~Tr4(3)を用いている。 低抗Rcは発光メモリ案子に流れる電視を制
限する抵抗である。 また発光メモリ素子としてト
ランジスタTr5、 Tr6の組合せで表示される発光
サイリスタを用いている。 この発光サイリスタの
特性として一度ONしてしまうと電源を落とすま
でONし続けるという特徴を持ち、これを発光の

メモリ機能として利用する。

この等価回路図の動作を第11図に示すバルスタイミング図を用いて説明する。 第11図に於て T I~ T 5 は 時 刻 を 表す。 転送クロックは ø I~ ø 3 で あ り、 ø 1は T I~ T 2及び T 4~ T 5 の 間、 ø 2は T 2~ T 3の 間、 ø 3は T 3~ T 4の 間がハイレベルとなっている。 シフトレジスタ出力 V o(1)~ V o(3) はそれぞれ ø I~ ø 3に 同期して取り出され、 出力はローレベルとして与えられる。 置 像 信号: V I m は 時 刻 T 2~ T 3に ハイレベルと な り、 ビット 番号(2)の 免光 業子に 書き込む。

今時刻 T 1~ T 2の間を考える。 このときシフトレジスタの出力として、 出力 V o(1)がローレベルとして取り出される。 この出力 V o(1)は書き込みスイッチであるトランジスタ T r3(1)のベースに接続され、トランジスタ T r3(1)を書き込み可能状態にする。 しかしここで画像信号: V i x はローレベルであるから発光メモリ素子への書き込みは行われない。 一方出力 V o(1)は同時にリセットスイッチであるトランジスタ T r4(2)のベースにも印加さ

れる。 この出力 V。(1) は零ポルト程度まで下がるためトランジスタ T r4(2)のエミッタ世圧もほぼポポルトとなり発光メモリ素子を O F F 状態にしてしまう。 従って、 ビット番号(2)の発光メモリ索子はリセットされたことになる。

次に時刻T2~T3の間を考える。シフトレジスタ出力はVo(2)であり、これがTr3(2)のベースに印加される。ここで画像信号: ViwはハイレベルであるからトランジスタTr3(2)に電流が流れ、発光メモリに流れ込む。この電流はトランジスタTr6(2)のベース電流となりこれがピット番号(2)の発光メモリ素子をONさせる。この発光は次のリセット信号まで維持される。この時、ピット番号(3)の発光メモリ素子はVo(2)によりリセットされる。

発光メモリ数子に流れる電流は抵抗Rcによって 制限され、デューティが大きくなったため少ない 電流で良く、高倍相度の発光鏡便を得ることがで きる。

本実施例では転送クロックパルスが3相の場合

で動作を説明したが、 3 相以上であってももちろん動作する。 さらに発光素子を一列に並べた例を示したが、 配列を直線にする必要はなく、 応用に増やすことも可能である。 またこの説明では発生サイリスタに限定して説明したが同様な機能を持つデバイスであればこれに限られず何であってほく、 発光素子としてしてササイリスタであるで保むい。 この駆動方法は発光素子を単体部品で保成してもよい。 また次の実施例で示すようになんらかの方法により集積化してもよい。

第7図では第9図で示した等価回路を無額化して作成する場合を示す。 第10回に第9回の等価回路をP、Nイメージで書き直した図を示す。 シフトレジスタの各ピットはPNPNの4層様成で設され、発光メモリ票子も同様にPNPNの各ピットをTs(1)~Ts(4)と表し、発光メモリ票子の各ピットをTL(1)~TL(4)と表す。この構成を半導体基板上に作成した例を第7回に示す。

れる。 リセットスイッチ: Tr4(2)は(22)(23)(24)から構成され、 不要な(21)は(22)と接続されている。 (23)は暫き込みスイッチTr3(1)のベース(21)と接続される。

第7図に示した構造を用いると、上述の機能を 完全に果たす事が可能となる。

なお上記実施例では半導体として G a A sを用いた例を示したが、他の半導体であっても良い。 また半導体の積層の仕方を上部から P N P N としたが、逆に N P N P としても動作電圧、 クロックパルスが反転するだけで同様に動作する。

またここではシフトレジスタ部分としてPNPNのサイリスタ構成を例に説明したが、 この電位を検知し、 しきい電圧が低下し、 これを利用して 伝送動作を行わせるという構成は、 PNPN 体成のみに限られず、 その機能が速成できる素子であれば特に限定されない。 例えば、 PNPN 4 歴構成でなく、 6 層以上の構成でも同様な効果を期待でき、まったく同様なシフトレジスタ機能を達成することが可能である。さらには静電誘導(SI)

第7図はビット番号(2)についてその断面図を示 したものである。 半絶縁性GaAs基板(1)上に、 N 形 G a A s 煙 (2 4) 、 P 形 G a A s 層 (2 3) 、 N 形 G a A s 層 (22)、 P 形 G a A s 層 (21) を 順次積層した構造となっている。各半導体層は絶 経牒(30)により分量され、 それぞれ機能を有 する素子に分割され、 金属電板(43)により電 気的に接続される。 抵抗 R L、 R I は N 形 G a A s M (22) で形成される抵抗素子であり、 その場は 電源VIに接続される。 シフトレジスタ: Ts(2)は (21) (22) (23) (24) の4層から構 成される。 書き込みスイッチ: Tr3(2)は (21) (22) (23) から構成され、不要な(24) を (23) に接続し、 (24) の効果を殺してい (23) (24) の4層から構成され、 書き込み スイッチ T r3(2)の (23) (24) がシフトレジ スタTし(2)の(23)と彼続される。 これが発光 メモリ素子の書き込み電板となる。 抵抗Rcも抵抗 Rt、 R1と同じくN形G2As層(22)で形成さ

サイリスタまたは電界制御サイリスタ(FCT)と呼ばれるサイリスタを用いてもまったく同様であり、本発明に含まれるものである。

発光メモリ累子についても PNPN構成に限られるものでなく、 B 度以上の 構成でも 同様な効果を期待でき、 さらには静電誘導 (SI)サイリスタ (FCT)と呼ばれるサイリスタを用いてもまったく同様な発光メモリ機能を実現することができる。

商、以上述べてきた本発明の一連の実施例は基板として半導体基板を用い、その電位を繋ボルト(接地)とした例を示してきたが、本発明はこれに限られず基板として他の物質を用いてもよい。もっとも近い例でいえばクロム(Cr)等をドウブした半絶課性GaAs基板上に実施例のn形GaAs基板に相当するn形GaAs層を形成し、この上に実施例で説明した構造を形成してもよい。また例えばガラス、アルミナ等の連择基板上に半導体膜を形成し、この半導体を用いて実施例の構造を形

持開平2-263668 (11)

この自己走査型発光装置は、 光ブリンタの書き込みヘッド、 ディスプレイ等への応用が考えられ、これらの機器の低価格化、 高性能化に大きな寄与をすることができる。

【発明の効果】

以上述べてきたように、本発明ではパイアス光の原因となるON状態転送を行う「転送素子」と画像書き込みを行う「奢き込み用発光菓子」とを分離したため、転送素子によるパイアス光は上部に光遮蔽層を設けることにより画像書き込みに影響の出ないようにすることが出来る。このためパイアス光の影響は殆どなくなり、ブリンタ等の品位を向上させることができる。

また適後の書き込み信号を、 転送クロックラインにでなく、 書き込み発光素子に直接入力できるため駆動回路が簡単となる。

さらには発光素子のプロックを形成し、 プロック 内 素子を別々に 書き込むことにより、 書き込み時の 電流を少なくでき、 発光素子の寿命を高めることができる。


等価回路図および断面構造図、 第18図は先の角光素子アレイの駆動方法を示すパルスタイミング図、 第19図は従来の発光素子の電流電圧特性図、第20図は従来の3端子型発光素子の構造を示す概略断面図である。

特許出版人 日本板領子株式会社 別次期 代理人 弁理士 大 野 精 市知歌詞 また、 発光メモリ素子アレイを用いることにより、 デューティがほぼ 1 の 発光装置を、 簡単な製造工程にて製造でき、 ワイヤボンディングの数の問題、 駆動 I C の 同題、 コンパクト化、 短ビッチ化等の様々の問題を解決するものである。


また本発明は光ブリンタ、ディスプレイ等へ応 用でき、これらの機器の性能向上、低価格化に大 きく寄与することができる。


4. 図面の簡単な説明


第 1 図は本発明の第 1 の実施例を示す平面 図、第 2 図は同新面図、第 3 図は同等値回路図、第 4 図は、第 6 図は本発明の第 2 の実施例を示す平面図、第 7 図は本発明の第 3 の実施例を示す断面図、第 8 図はプロック株成図、第 9 図は同等値回路図、第 1 0 図は同等値回路の、第 1 1 図は駆動方法を示すパルスタイミング図、第 1 1 図は駆動方法を示すパルスタイミング図、第 1 2 図は先の出願の発光ボープレイの構造を示す平面図、第 1 3 図および第 1 4 図は同断面図、第 1 5 図は同等値回路図、




第 1 図












狩開平2-263668 (13)


2008年










第 7 図









第 11 図




特閒平2-263668(15)







第16 図








第18 図



第19 図



第1頁の続き

動Int.Cl.⁵ 識別記号 庁内整理番号
 H 01 L 27/10 4 5 1 8624-5 F
 27/15 7733-5 F
 33/00 J 7733-5 F

@発 明 者 田 中 修 平 大阪府大阪市中央区道修町3丁目5番11号 日本板硝子株式会社内